




**PCT**  
WELTORGANISATION FÜR GEISTIGES EIGENTUM  
Internationales Büro  
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE  
INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation <sup>5</sup> : <b>G06F 9/38, 15/78</b>		<b>A1</b>	(11) Internationale Veröffentlichungsnummer: <b>WO 94/06077</b> (43) Internationales Veröffentlichungsdatum: <b>17. März 1994 (17.03.94)</b>
(21) Internationales Aktenzeichen: <b>PCT/DE93/00720</b> (22) Internationales Anmeldedatum: <b>11. August 1993 (11.08.93)</b> (30) Prioritätsdaten: <b>P 42 28 761.8      28. August 1992 (28.08.92)      DE</b> (71) Anmelder (für alle Bestimmungsstaaten ausser US): <b>SIE- MENS AKTIENGESELLSCHAFT [DE/DE]; Wittels- bacherplatz 2, D-80333 München (DE).</b> (72) Erfinder; und (75) Erfinder/Anmelder (nur für US) : <b>BUCHENRIEDER, Klaus [DE/DE]; Waldparkstraße 60, D-85521 Otto- brunn-Riemerling (DE).</b>		(81) Bestimmungsstaaten: <b>US, europäisches Patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).</b>  <b>Veröffentlicht Mit internationalem Recherchenbericht.</b>	
(54) Title: <b>COMPUTER SYSTEM WITH AT LEAST ONE MICROPROCESSOR AND AT LEAST ONE COPROCESSOR, AND A METHOD OF OPERATING THE SYSTEM</b> (54) Bezeichnung: <b>RECHNERSYSTEM MIT MINDESTENS EINEM MIKROPROZESSOR UND MINDESTENS EINEM COPROZESSOR UND VERFAHREN ZU DESSEN BETRIEB</b>			
			
(57) Abstract <p>The invention concerns a computer system with at least one microprocessor and a coprocessor, the coprocessor (COP) being hardware configured so that the function performed by the coprocessor is adjustable in dependence on the program to be executed. The coprocessor is made up of functional units which each can execute one function and programmable wiring channels which permit a connection to be established between each functional unit and the microprocessor. When an application program is executed, it is thus possible to configure one or more coprocessors according to the program code and hence accelerate program execution.</p>			
(57) Zusammenfassung <p>Bei einem Rechnersystem mit mindestens einem Mikroprozessor und einem Coprozessor ist der Coprozessor (COP) hardwaremäßig so ausgeführt, daß die von ihm auszuführende Funktion gemäß dem auszuführenden Programm einstellbar ist. Der Coprozessor besteht dazu aus Funktionseinheiten, die jeweils eine Funktion ausführen können und programmierbaren Verdrahtungskanälen, die die Verbindung jeder Funktionseinheit mit dem Mikroprozessor einzustellen erlauben. Beim Ablauf eines jeden Anwenderprogramms besteht dann die Möglichkeit, einen oder mehrere Coprozessoren entsprechend dem Code des Programms zu konfigurieren und damit eine Beschleunigung des Programmlaufs zu erreichen.</p>			

# **LEDIGLICH ZUR INFORMATION**

Code, die zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT	Österreich	FI	Finnland	MR	Mauritanien
AU	Australien	FR	Frankreich	MW	Malawi
BB	Barbados	GA	Gabon	NE	Niger
BE	Belgien	GB	Vereinigtes Königreich	NL	Niederlande
BF	Burkina Faso	GN	Guinea	NO	Norwegen
BG	Bulgarien	GR	Griechenland	NZ	Neuseeland
BJ	Benin	HU	Ungarn	PL	Polen
BR	Brasilien	IE	Irland	PT	Portugal
BY	Belarus	IT	Italien	RO	Rumänien
CA	Kanada	JP	Japan	RU	Russische Föderation
CF	Zentrale Afrikanische Republik	KP	Demokratische Volksrepublik Korea	SD	Sudan
CG	Kongo	KR	Republik Korea	SE	Schweden
CH	Schweiz	KZ	Kasachstan	SI	Slowenien
CI	Côte d'Ivoire	LI	Liechtenstein	SK	Slowakische Republik
CM	Kamerun	LK	Sri Lanka	SN	Senegal
CN	China	LU	Luxemburg	TD	Tschad
CS	Tschechoslowakei	LV	Lettland	TG	Togo
CZ	Tschechische Republik	MC	Monaco	UA	Ukraine
DE	Deutschland	MG	Madagaskar	US	Vereinigte Staaten von Amerika
DK	Dänemark	ML	Mali	UZ	Usbekistan
ES	Spanien	MN	Mongolei	VN	Vietnam

1

- 1 -

5

Rechnersystem mit mindestens einem Mikroprozessor und mindestens einem Coprozessor und Verfahren zu dessen Betrieb

- 10 Zur Lösung rechenaufwendiger Aufgaben werden zur Unterstützung von Mikroprozessoren parallel arbeitende Hardware-Rechenbausteine, sog. Coprozessoren, eingesetzt. Diese sind fest verdrahtet und in ihrer Hardware-Beschaffenheit software-technisch nicht variabel. Ein typisches
- 15 Rechnungssystem besteht dabei aus einem als CPU-arbeitenden Mikroprozessor und einem Coprozessor, der mit dem Mikroprozessor verbunden ist. Mikroprozessor und Coprozessor arbeiten bei der Ausführung z.B. eines Anwenderprogramms so zusammen, daß bei Bearbeitung eines Befehles,
- 20 der vom Coprozessor ausführbar ist, der Mikroprozessor über eine direkte Verbindung den Coprozessor anstößt. Sodann arbeiten Mikroprozessor und Coprozessor parallel weiter, bis das Ergebnis des Coprozessors vorliegt. Dieses Ergebnis wird dann an den Mikroprozessor übertragen.
- 25 Mikroprozessor und Coprozessor kommunizieren somit über eine genau definierte Schnittstelle. Die Hardware des Coprozessors und die damit verbundene Funktionalität ist vorgegeben. Eine Erhöhung der Rechenleistung wird dabei durch Hardware erreicht, welche für eine bestimmte Aufgabe
- 30 entworfen wurde. Solche handelsüblichen Arithmetikprozessoren findet man z.B. in Heimcomputern, ein Beispiel davon ist in U.Tietze, Ch.Schenk, Halbleiterschaltungstechnik, 9. Auflage, Seite 707 bis 715 beschrieben.
- 35 Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein Rechensystem, welches aus Mikroprozessoren und mindestens einem Coprozessor besteht, so zu verbessern,
- Il/The - 20.8.1982

1

-2-

daß die Funktion des Coprozessors entsprechend dem zu  
bearbeitenden Anwenderprogramm konfigurierbar ist. Diese  
5 Aufgabe wird gemäß den Merkmalen des Patentanspruchs 1  
gelöst.

Die Leistungsfähigkeit des Coprozessors wird erfindungs-  
gemäß somit dadurch erhöht, daß die Hardware-Struktur  
10 je nach Aufgabenstellung einstellbar ist. Vorteilhafter-  
weise läßt sich zu jedem Zeitpunkt eine für die Lösung des  
Problems besonders gut geeignete Coprozessor-Hardware  
einstellen. Der konfigurierte Coprozessor wird vom Mikro-  
prozessor ganz normal wie ein standardmäßiger Coprozes-  
15 sor-Baustein angesprochen und verwaltet. Deshalb kann ein  
entsprechend aufgebauter software-konfigurierter Coprozes-  
sor ohne Eingriff in ein bestehendes Mikroprozessor  
basiertes Rechnersystem an der Stelle eines Standard-Co-  
prozessor eingesetzt werden. Alle Aufrufe und Ansteuer-  
20 sequenzen bleiben davon, abgesehen von der zusätzlichen  
Initialisierung für die vom einstellbaren Coprozessor  
auszuführende Funktion, unberührt.

Es ist dabei vorteilhaft, daß ein oder mehrere derartige  
25 Coprozessoren entsprechend einem auszuführenden Anwender-  
programm einstellbar oder konfigurierbar sind. Zum Bei-  
spiel kann bei der Compilierung eines Anwenderprogrammes  
festgestellt werden, welche Sequenzen im Anwenderprogramm  
häufiger vorkommen und daher zur Beschleunigung der Bear-  
30 beitung durch einen Coprozessor ausführbar sein sollen.  
Für derartig festgestellte Sequenzen, die z.B. arithmeti-  
sche Operationen sein können, werden dann die im Rechner-  
system vorhandenen Coprozessoren konfiguriert und dann an  
der Stelle des Programms, an der die Bearbeitung der  
35 entsprechenden Sequenz beginnt, die Ausführung diesem  
Coprozessor übergeben. Dazu ist es zweckmäßig, daß z.B. in  
einer Bibliothek für verschiedene von einem Coprozessor

1

-3-

auszuführende Funktionen ein vorgefertigter Konfigurationscode enthalten ist, der dann in den Programmcode  
5 eingebracht wird, also zum laufenden Programm gebunden wird.

Andere Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

10

Anhand eines Ausführungsbeispielen, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen

15

Figur 1 ein Rechnersystem bestehend aus einem Mikroprozessor und einem Coprozessor,  
Figur 2 ein Beispiel eines konfigurierbaren Coprozessors.

20

Nach Figur 1 besteht ein Rechnersystem RS aus einem Mikroprozessor MP, der die Funktionen einer Zentraleinheit eines Rechners hat, einem Coprozessor COP, einer Konfigurationseinheit KE und einem Systembus SB. Der Mikroprozessor MP ist mit dem Coprozessor COP verbunden. Bei der Verarbeitung eines Programms initialisiert der Mikroprozessor den Coprozessor COP, wenn dieser eine Funktion ausführen soll,  
25 für die er spezialisiert ist. Mikroprozessor MP und Coprozessor COP arbeiten dann parallel, bis der Coprozessor COP seine Funktion ausgeführt hat. Das Ergebnis gibt dann der Coprozessor an den Mikroprozessor MP.

30

Der Coprozessor COP kann gemäß Figur 2 hardwaremäßig so ausgeführt sein, daß die von ihm auszuführende Funktion erst dann eingestellt oder konfiguriert wird, wenn das zu bearbeitende Programm compiliert wird. Dann nämlich ist feststellbar, welche Befehlssequenzen von einem Coprozessor ausführbar sind und welche nicht. Um nun den Coprozessor COP entsprechend zu konfigurieren, ist eine  
35 Einheit KE vorhanden, die über den Systembus SB mit dem

1

-4-

Mikroprozessor MP verbunden ist. Über den Systembus SB wird der Konfigurationseinheit KE nach der Compilierung des zu bearbeitenden Programms mitgeteilt, welche Funktion vom Coprozessor COP auszuführen ist. Dementsprechend wird dieser eingestellt.

Figur 2 zeigt einen solchen konfigurierbaren Coprozessor. Konfigurierbare Bausteine, die für diesen Zweck verwendbar sind, sind bereits bekannt und werden unter den Begriff programmierbarer Gate-Array vertrieben. Sie bestehen aus Funktionseinheiten  $F(i)$ , die jeweils eine Funktion ausführen können. Wenn feststeht, welche Funktionen von dem Coprozessor COP bearbeitet werden soll, dann kann die entsprechende Funktionseinheit  $F(i)$  von der Konfigurationseinheit KE über die Leitung L ausgewählt werden und über Verdrahtungskanäle VK mit dem Mikroprozessor MP verbunden werden. Die Konfigurierung, also die Auswahl einer der Funktionseinheiten  $F(i)$ , wird von der Konfigurationseinheit KE entsprechend einer von dem Compiler gelieferten Information ausgeführt.

Ein Compiler für diese Zwecke muß zusätzlich zu seinen üblichen Aufgaben während der Übersetzung des Quellprogramms zusätzlichen Konfigurationscode erzeugen. Dieser zusätzliche Konfigurationscode, der in das Programm eingefügt wird, wird der Konfigurationseinheit KE zugeführt, die dann dementsprechend den Coprozessor COP einstellt. Dies kann auf folgende Weise geschehen:

Bei der Übersetzung eines Anwenderprogramms oder Quellprogramms wird gewöhnlich ein Kontroll-Datenflußgraph erstellt. Ein solcher Graph enthält Knoten, welche abstrakte Operationen, wie z.B. Multiplikation, Addition, Schiebe- oder Spezialoperationen repräsentieren, und Kanten, welche den Kontrollfluß darstellen. Gewöhnlich werden alle abstrakten Operationsknoten und Kanten in Maschinencode

1

-5-

Übersetzt. Dieses Maschinenprogramm ist dann auf der Zielmaschine ablauffähig.

5

Knoten und Kanten des Kontroll- und Datenflußgraphen entsprechen somit entweder Grundoperationen in der Programmiersprache oder den Mustern für die Software-Konfiguration spezieller Hardware-Elemente, der Coprozessoren. Da für jede dieser abstrakten Operationen bereits bei der Übersetzung ein Aufwand (Zeit, Komplexität der Hardware-Realisation, usw.) oder Kostenfaktor angegeben werden kann und die Häufigkeit dieser Operationen bekannt ist, lassen sich die Operationen bestimmen, welche von einem Coprozessor unterstützt oder ausgeführt werden sollen.

Werden die Graphen bezüglich auftretender Sequenzen untersucht, dann ergeben sich unmittelbar die Stücke im Programmablauf, welche durch software-konfigurierbare Elemente unterstützt werden können. Im einfachsten Fall kopiert man dann für ausgewählte Sequenzen vorgefertigten Konfigurationscode aus einer Bibliothek in den Programmcode ein oder modifiziert bestehende Bibliothekselemente entsprechend.

30

35

## Patentansprüche

- 5 1. Rechnersystem mit mindestens einem Mikroprozessor (MP) und mindestens einem Coprozessor (COP), der zur Ausführung einer Funktion spezialisiert ist, bei dem der Coprozessor (COP) mindestens eine programmierbare Funktionseinheit (F(i)) aufweist, die jeweils über  
10 programmierbare Verdrahtungskanäle (VK) mit dem Mikroprozessor (MP) verbindbar ist.
2. Rechnersystem nach Anspruch 1, bei dem im Coprozessor (COP) eine Mehrzahl von Funktionseinheiten (F(i)) vorgesehen ist, von denen jede zur  
15 Ausführung einer Funktion spezialisiert ist und bei dem entsprechend der auszuführenden Funktion eine der Funktionseinheiten über die Verdrahtungskanäle mit dem Mikroprozessor (MP) verbindbar ist.
- 20 3. Verfahren zum Betrieb eines Rechnersystems nach Anspruch 1 oder 2, bei dem für ein zu bearbeitendes Anwenderprogramm bei dessen Compilierung die Befehlssequenzen festgestellt  
25 werden, die mit einem Coprozessor ausführbar sind, bei dem der Coprozessor dementsprechend konfiguriert wird und mit dem Mikroprozessor (MP) verbunden wird.
- 30 4. Verfahren nach Anspruch 3, bei dem zur Konfigurierung des Coprozessors (COP) vom Compiler in das übersetzte Programm Konfigurationscode eingefügt wird, mit dem die Konfiguration des Coprozessors während des Ablaufes des Programmes veranlaßt wird.



1/1

FIG 1





FIG 2



## INTERNATIONAL SEARCH REPORT

Intern. Appl. Application No

PCT/DE 93/00720

A. CLASSIFICATION OF SUBJECT MATTER  
IPC 5 G06F9/38 G06F15/78

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 5 G06F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	EP,A,0 497 029 (ANALOGIC CORP) 5 August 1992 see column 1, line 49 - column 2, line 11 see column 2, line 36 - column 3, line 2 see column 3, line 36 - column 4, line 13 ---	1-4
A	IEEE SOUTHEASTCON '87 vol. 1, 5 August 1987, TAMPA, USA pages 225 - 228 M. C. ERTEM 'A reconfigurable co-processor for microprocessor systems' see the whole document --- -/--	1,2

☒ Further documents are listed in the continuation of box C.☒ Patent family members are listed in annex.

## \* Special categories of cited documents :

- "A" document defining the general state of the art which is not considered to be of particular relevance  
"E" earlier document but published on or after the international filing date  
"I" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  
"O" document referring to an oral disclosure, use, exhibition or other means  
"P" document published prior to the international filing date but later than the priority date claimed

- "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.  
"&" document member of the same patent family

Date of the actual completion of the international search

24 November 1993

Date of mailing of the international search report

03.12.93

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2  
NL - 2280 HV Rijswijk  
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,  
Fax: (+31-70) 340-3016

Authorized officer

Michel, T

## INTERNATIONAL SEARCH REPORT

International Application No

PCT/DE 93/00720

## C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	IEEE 1990 CUSTOM INTEGRATED CIRCUITS CONFERENCE May 1990 pages 3141 - 3144 N. HASTIE AND R. CLIFF 'The implementation of hardware subroutines on field programmable gate arrays' see page 3142, line 6 - line 30; figure B2 ---	1,2
A	IEEE 1987 CUSTOM INTEGRATED CIRCUITS CONFERENCE July 1987 pages 149 - 152 J. ROWSON ET AL 'A datapath compiler for standard cells and gate arrays' see the whole document ---	3,4
A	US,A,4 694 416 (J. E. WHEELER ET AL) 15 September 1987 see the whole document ---	1,2
A	US,A,4 829 380 (R. M. IADIPAULO) 9 May 1989 see the whole document -----	1,2

## INTERNATIONAL SEARCH REPORT

information on patent family members

International Application No

PCT/DE 93/00720

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
EP-A-0497029	05-08-92	NONE	
US-A-4694416	15-09-87	CA-A- 1245365	22-11-88
US-A-4829380	09-05-89	NONE	

## INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE 93/00720

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES  
 IPK 5 G06F9/38 G06F15/78

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

## B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

IPK 5 G06F

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

## C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	EP,A,0 497 029 (ANALOGIC CORP) 5. August 1992 siehe Spalte 1, Zeile 49 - Spalte 2, Zeile 11 siehe Spalte 2, Zeile 36 - Spalte 3, Zeile 2 siehe Spalte 3, Zeile 36 - Spalte 4, Zeile 13 ---	1-4
A	IEEE SOUTHEASTCON '87 Bd. 1, 5. August 1987, TAMPA, USA Seiten 225 - 228 M. C. ERTEM 'A reconfigurable co-processor for microprocessor systems' siehe das ganze Dokument --- -/--	1,2

☒ Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen

☒ Siehe Anhang Patentfamilie

\* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"I" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung, die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung, die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

24. November 1993

Absenddatum des internationalen Recherchenberichts

03.12.93

Name und Postanschrift der Internationalen Recherchenbehörde  
 Europäisches Patentamt, P.B. 5818 Patentlaan 2  
 NL - 2280 HV Rijswijk  
 Tel. (+ 31-70) 340-2040, Tx. 31 651 cpo nl,  
 Fax (+ 31-70) 340-3016

Bevollmächtigter Bediensteter

Michel, T

## C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	IEEE 1990 CUSTOM INTEGRATED CIRCUITS CONFERENCE Mai 1990 Seiten 3141 - 3144 N. HASTIE AND R. CLIFF 'The implementation of hardware subroutines on field programmable gate arrays' siehe Seite 3142, Zeile 6 - Zeile 30; Abbildung B2 ---	1,2
A	IEEE 1987 CUSTOM INTEGRATED CIRCUITS CONFERENCE Juli 1987 Seiten 149 - 152 J. ROWSON ET AL 'A datapath compiler for standard cells and gate arrays' siehe das ganze Dokument ---	3,4
A	US,A,4 694 416 (J. E. WHEELER ET AL) 15. September 1987 siehe das ganze Dokument ---	1,2
A	US,A,4 829 380 (R. M. IADIPAOLLO) 9. Mai 1989 siehe das ganze Dokument -----	1,2

# INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/DE 93/00720

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
EP-A-0497029	05-08-92	KEINE	
US-A-4694416	15-09-87	CA-A- 1245365	22-11-88
US-A-4829380	09-05-89	KEINE	